Verilog初级教程（13）Verilog中的块语句

文章目录

    • 前言
    • 正文
      • 串行语句
      • 并行语句
      • 并行块内包含串行块的情况
      • 块名称
    • 往期文章回顾

前言

所谓的块语句，无非就是一组语句，例如在initial或者always中，使用begin…end或者fork…join包裹的语句，都可以称为块语句。块语句有两种：

  • 串行语句
  • 并行语句
    下面分别介绍。

正文

串行语句

语句使用begin和end关键字进行包装，并将按照给定的顺序，一个接一个地依次执行。
延迟值相对于前一条语句的执行时间进行处理。在块内的所有语句执行完毕后，控制权可以传递到其他地方。

例如：

module design0;reg [31:0] data;// "initial" block starts at time 0initial begin// After 10 time units, data becomes 0xfe#10   data = 8'hfe;$display ("[Time=%0t] data=0x%0h", $time, data);// After 20 time units, data becomes 0x11#20   data = 8'h11;$display ("[Time=%0t] data=0x%0h", $time, data);end
endmodule

如上例，第一条语句从begin处开始，经过10个单位的延迟，执行第一条语句；
在经过20个时间单位的延迟，执行第二条语句。这就是串行执行的语句。

上述仿真log文件为：

[Time=10] data=0xfe
[Time=30] data=0x11

并行语句

并行块可以并发执行语句，延迟控制可以用来提供赋值的时间顺序。通过将语句包装在fork和join关键字中来并行启动。
例如：

initial begin#10   data = 8'hfe;fork#20 data = 8'h11;#10 data = 8'h00;join
end

其执行示意图如下：

并行语句执行示意图

位于fork…join中的语句是并行语句块，里面的每一条语句（使用分号或者begin…end分割）都并行执行，例如上例中的fork…join内部的语句，即使：

#20 data = 8'h11;

位于前面，但是它是要在语句：

#10 data = 8'h00;

后面执行。

上图也很明显地说明了，fork开始，10个时间单位时，执行：

#10 data = 8'h00;

在过10个时间单位执行：

#20 data = 8'h11;

这就是并行执行。

并行块内包含串行块的情况

上面举了这个例子：

initial begin#10   data = 8'hfe;fork#20 data = 8'h11;#10 data = 8'h00;join
end

在上面的例子中，fork-join块将在以10个时间单位执行语句后启动。在这个块中的语句将被并行执行，第一个被启动的语句将是数据被赋值为8’h00的语句，因为延迟是在fork-join启动后的10个时间单位。再过10个时间单位后，第一条语句将被启动，数据将得到8’h11的值。

我们上面也说了，并行块内的每一条语句都并行执行，我们对这里的每一条语句进行说明，使用begin…end包裹的语句块也属于一条语句，即块语句。
而begin…end中的语句是串行执行的，因此就存在并行中包含串行的情况，如下例：

initial begin#10 data = 8'hfe;fork#10 data = 8'h11;begin#20 data = 8'h00;#30 data = 8'haa;endjoin
end

很好理解，如下图：

并行包含串行的情况

语句：

#10 data = 8'h11;

与：

begin#20 data = 8'h00;#30 data = 8'haa;end

是并行的关系。

fork开始后的10个时间单位执行语句：

#10 data = 8'h11;

与

begin#20 data = 8'h00;#30 data = 8'haa;end

因为块本身（块内的第一条语句）与其他语句一同并行启动；
之后块内部的语句串行执行：
也就是说fork后的20个时间单位执行：

//begin#20 data = 8'h00;//		#30 data = 8'haa;//end

不言而喻，在过30个时间单位，也就是fork后的50时间单位执行：

//begin//	#20 data = 8'h00;#30 data = 8'haa;//	end

注：这里强调的都是fork后的时间点，而不是initial begin后的，如果强调initial后的，需要算上第一条语句的10个时间单位。

块名称

顺串行块和并行块都可以通过在关键字begin和fork后面添加：name_of_block来命名。这样，就可以在disable语句中引用该块。

例如：

begin : name_seq[statements]
endfork : name_fork[statements]
join

往期文章回顾

Verilog初级教程（12）Verilog中的generate块

Verilog初级教程（11）Verilog中的initial块

Verilog初级教程（10）Verilog的always块

Verilog初级教程（9）Verilog的运算符

Verilog初级教程（8）Verilog中的assign语句

Verilog初级教程（7）Verilog模块例化以及悬空端口的处理

Verilog初级教程（6）Verilog模块与端口

Verilog初级教程（5）Verilog中的多维数组和存储器

Verilog初级教程（4）Verilog中的标量与向量

Verilog初级教程（3）Verilog 数据类型

Verilog初级教程（2）Verilog HDL的初级语法

Verilog初级教程（1）认识 Verilog HDL

芯片设计抽象层及其设计风格

Verilog以及VHDL所倡导的的代码准则

FPGA/ASIC初学者应该学习Verilog还是VHDL？

  • 个人微信公众号： FPGA LAB

交个朋友

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://xiahunao.cn/news/254248.html

如若内容造成侵权/违法违规/事实不符，请联系瞎胡闹网进行投诉反馈，一经查实，立即删除！

相关文章

Verilog初级教程（11）Verilog中的initial块

Verilog初级教程（11）Verilog中的initial块

文章目录 前言正文语法格式initial块是用来干什么的？initial块何时开始又何时结束？一个模块中允许有多少个initial块？ 参考资料写在最后 前言 仿真中通常会依次执行一组Verilog语句。这些语句被放置在一个程序块中。在Verilog中主要有两种类…
阅读更多...
Verilog初级教程（8）Verilog中的assign语句

Verilog初级教程（8）Verilog中的assign语句

博文目录 写在前面正文赋值语法reg类型变量赋值隐性连续赋值组合逻辑设计举例说明 参考资料交个朋友 写在前面 本系列相关博文链接： Verilog初级教程（7）Verilog模块例化以及悬空端口的处理 Verilog初级教程（6）Veril…
阅读更多...
夏宇闻《Verilog数字系统设计教程》 - 第1章 Verilog的基本知识

夏宇闻《Verilog数字系统设计教程》 - 第1章 Verilog的基本知识

第1章 Verilog的基础知识 1.1 硬件描述语言HDL 硬件描述语言（HDL，hardware description language）是一种用形式化方法来描述数字电路和系统的语言。 设计者使用HDL设计数字系统后，通过电子设计自动化工具（EDA&#…
阅读更多...
Verilog初级教程（12）Verilog中的generate块

Verilog初级教程（12）Verilog中的generate块

文章目录 前言正文generate forgenerate ifgenerate case 参考资料本系列博文 前言 verilog中的generate块可以称为生成块，所谓生成，可以理解为复制。如果不太好理解，下面我们继续使用generate块。 generate块应用的场合通常是对模块进行批…
阅读更多...
Verilog初级教程（17）Verilog中的case语句

Verilog初级教程（17）Verilog中的case语句

文章目录 前言正文语法例子硬件原理图case与if-else有什么不同？ 往期回顾参考资料及推荐关注 前言 case语句检查给定的表达式是否与列表中的其他表达式之一相匹配，并据此进行分支。它通常用于实现一个多路复用器。 如果要检查的条件很多，if…
阅读更多...
Verilog初级教程（3）Verilog 数据类型

Verilog初级教程（3）Verilog 数据类型

文章目录 前言正文变量可以取什么样的值？变量的取值意味着什么？主要的数据类型其他数据类型integertime / realtimereal例子 Verilog的字符串 写在最后 前言 这是本系列的第三篇博文，依然很基础，这个系列文章，主要是在…
阅读更多...
Verilog初级教程（10）Verilog的always块

Verilog初级教程（10）Verilog的always块

博文目录 写在前面正文语法什么是敏感列表？always块是用来干什么的？如果没有敏感列表怎么办？时序逻辑实例组合逻辑实例注意事项 参考资料 写在前面 由于刚毕业，又发生了很多事，在进入工作的准备期，就这样一…
阅读更多...
verilog 入门教程

verilog 入门教程

verilog 入门教程 1.1 什么是Verilog HDL? 1.2 Verilog的历史 1.3 Verilog的主要描述能力 2.1 Verilog-模块 2.2 Verilog-时延 2.3 Verilog-assign语句 2.4 Verilog-initial语句 2.5 Verilog-always语句 2.6 Verilog的结构化描述形式 2.7 Verilog-混合设计描述方式 2.8 Veri…
阅读更多...
Verilog初级教程（14）Verilog中的赋值语句

Verilog初级教程（14）Verilog中的赋值语句

文章目录 前言正文合理的左值过程性赋值（Procedural assignment）连续赋值过程连续性赋值 往期回顾 前言 何为赋值语句？即将值放到线网或者变量上，这种操作称为赋值，英文：assignment. 它有三种基本形式&…
阅读更多...
嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述

嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述

嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述 前言一、Verilog HDL语言简介1.1 Verilog HDL语言是什么1.2 Verilog HDL设计复杂数字电路的优点1.2.1 传统设计方法——电路原理图输入法1.2.2 Verilog HDL设计方法与传统设计方法相比较的优势1.2…
阅读更多...
嵌入式开发Verilog教程（三）——Verilog HDL基本语法汇总（上）

嵌入式开发Verilog教程（三）——Verilog HDL基本语法汇总（上）

嵌入式开发Verilog教程（三）——Verilog HDL基本语法汇总（上） 前言一、简单的Verilog HDL模块1.1 Verilog HDL程序简单模块1.2 Verilog HDL程序模块结构1.3 Verilog HDL程序模块端口定义1.4 Verilog HDL程序模块内容 二、Verilog H…
阅读更多...
SANXIN-B01开发板verilog教程V3电子版

SANXIN-B01开发板verilog教程V3电子版

今天给大侠带来“SANXIN-B01开发板verilog教程V3-郝旭帅团队电子版”，V3版本更新了后几章节的高级设计部分，获取电子版资料，请点击左下角阅读原文，跳转叁芯智能科技官方技术论坛下载，或者登录网址www.sxznfpga.com下载。 叁芯智能科技-郝旭帅团队打造“FPGA 设计与研发”学…
阅读更多...
Verilog 教程

Verilog 教程

第一章：Verilog 简介 1.1 Verilog 教程 1.2 Verilog 简介 1.3 Verilog 环境搭建 1.4 Verilog 设计方法第二章：语法要素 2.1 Verilog 基础语法 2.2 Verilog 数值表示 2.3 Verilog 数据类型 2.4 Verilog 表达式 2.5 Verilog 编译指令 第三章…
阅读更多...
ol中不同区域加载不同底图

ol中不同区域加载不同底图

概述 写一篇水文&#xff0c;讲讲如果在openlayers中实现不同的区域加载不同的底图。 效果 实现 通过tileUrlFunction实现不同切片地址的请求。 <!DOCTYPE html> <html><head><title>XYZ</title><link rel"stylesheet" href&qu…
阅读更多...
数电/数字电子技术期末考前突击复习（小白稳过，看这一篇就够了）

数电/数字电子技术期末考前突击复习（小白稳过，看这一篇就够了）

博主&#xff1a;命运之光 专栏&#xff1a;期末考试必过and不挂科and争高分&#x1f636;‍&#x1f32b;️还有其他科目的考试突击日后会陆续更新 ✨✨✨✨✨点赞&#xff0c;关注&#xff0c;收藏不迷路✨✨✨✨✨ &#x1f984;前言&#xff1a;总结了期末数电大概率可能…
阅读更多...
windows 10下载安装mysql5.7

windows 10下载安装mysql5.7

MySQL数据库在日常使用是非常的频繁的&#xff0c;不管是线上还是线下。下面我就分享出我安装MySQL5.7的一步一脚印的教程&#xff0c;本教程只针对windows版本。 下载 MySQL官网下载地址&#xff1a;https://downloads.mysql.com/archives/community/ 选择对应的系统和版本…
阅读更多...
【明解STM32】中断系统理论基础知识篇之中断寄存器功能原理

【明解STM32】中断系统理论基础知识篇之中断寄存器功能原理

目录 一、前言 二、寄存器概述 三、NVIC寄存器组 四、SCB寄存器组 五、中断屏蔽寄存器组 六、总结 一、前言 在之前的STM32的中断系统理论基础知识之基本原理及NVIC中&#xff0c;分别中断的基本原理&#xff0c;中断的管理机制和中断的处理流程进行了较为详细的论述&…
阅读更多...
mysql.exe下载_mysql8 windows 下载安装

mysql.exe下载_mysql8 windows 下载安装

一. 下载 点击download 可以注册登录&#xff0c;嫌麻烦的话直接点击NO&#xff0c;thanks… 开始下载 二. 安装 下载完成后得到一个zip包 我是安装板和解压即用版都下了&#xff0c;但用的解压即用版本&#xff0c;比较方便 解压mysql-8.0.17-winx64.zip&#xff0c;得到mysql…
阅读更多...
MySQL 64位安装教程，不需要配置my.ini文件

MySQL 64位安装教程，不需要配置my.ini文件

一、下载安装包&#xff0c;官网下载 下载网址&#xff1a;https://dev.mysql.com/downloads/mysql/ 2、MySQLWorkbench 8.0.25下载 二、进行MySql压缩包安装方式配置。 不需要配置环境变量&#xff0c;不需要配置mini文件。下载是这些&#xff0c;自己改一下文件夹名字&…
阅读更多...
mysql下载安装（清华源）

mysql下载安装（清华源）

鉴于网上大多数MySQL方法均是上官网下载&#xff0c;然而像我这样普通电脑&#xff0c;普通带宽&#xff0c;普通配置的电脑&#xff0c;上那些官网的速度确实不敢恭维&#xff0c;因此写了这篇文章&#xff0c;举个例子&#xff0c;我在家中的是最普通的10M带宽&#xff0c;上…
阅读更多...
最新文章

Copyright @ 2022~2023